2020年10月25日

Quartus Prime Lite 20.1でアーーソブ 四苦八苦してたのしー

ツールの使い方を知る。どうやんの、これ・・・ってワガハイにとっては探検ゲームのようなものである。仕事でやっている連中はツールでわからないことがあれば隣のベテランに聞く、代理店のサポートに電話する、で解決するのだが、ヒキコ森のワガハイは無料のPrime Liteを使うので聞く人もいない次第である。

というわけで、Prime Lite でGate Level Simulationをしたかったのだが、それができたりできなかったりしてクマったクマった島倉千代子状態になってのであるが、この度、ワイの四苦八苦が実を結び解決した次第である(笑)

一つ デバイスがサポートされていない。Messageに次のように出た次第である。
Warning (10905): Generated the EDA functional simulation netlist because it is the only supported netlist type for this device.
   ようするに、ワシが指定したCyclone ⅤはGate Level SimulationではFunction Simulationしかできんということらしい。なんでか。Timing Modelをインテルの小会社の ある寺の坊さんが提供しないのである。タダのPrime Liteだからか。有償版では提供ありなのか知らんのですけど。

もう一つ、function simulation用のNetlistを作るという設定にチェックが入っておった・・・ この場合もGate Level SimulationクリックしてもRTL Simulationと同じ結果しか出てこないである。Settingsのところね。

どうして朕はGate Level Simulationをしたいのか。それは単純だ。実デバイスに近い動作を見たいからである。D FFはClockの立ち上がりから数ns遅れて出力が変化する。実物はそういう波形になる。
これがRTL Simulationだと同時に出る。Clockの立ち上がりと同時に出力が変化する。これでは、因果関係が壊れる。まるで光速を超えた伝達があるかのようで気持ちが悪いのである。なんちーーーてね。clockの立ち上がりと同時に出力が変化するって・・・・まるで量子力学の非局所性みたいですがな(笑) まーそれはどうでもいいのだが、デバイスとしては次のような動作をするのが普通なのであり、麻呂はそれを見たかっただけである。こういうの見ると世は落ち着く次第である。この例ではClock立ち上がりから出力変化まで6nsぐらいであった。まあ普通のdelayだな。

image

というわけで知りたいのは Timing Modelってどうなってん?    Slowが2つにFastが一つで3つから選択できた。

ここらはインテルの小会社の森の中にある ある寺 の坊さんに聞きにいくか(笑)

なんみょーほーれんそー あーめん とか言うたれ なむぅ・・・・・

posted by toinohni at 09:41| 東京 ☀| Comment(0) | エレクトロニクス雑学 | このブログの読者になる | 更新情報をチェックする
この記事へのコメント
コメントを書く
コチラをクリックしてください