2020年10月19日

FPGA Quartus Prime Lite 20.1 で 四苦八苦してたのしー・・・といいのにぃ

Quartus Prime Lite 18.1 をインストしてあるのだが、最近のバージョンは20.1と知ったのでインストした。ここらは実は注意が必要でありツールのバージョンが上がると古いデバイスのサポートが消えるのである。
今もCycloneの初期型が使う用途がてれば昔のバージョンを持っていないといかんのである。趣味の電子工作でも・・・ てなわけだ。

で、Lite 20.1をインストして使い方がわからん・・・いや、思い出すのに時間がかかる。サイト記事を読んだり昔の自分りProjectを動かして勘を取り戻そうね・・・だね。。。

今、ドンづまっているのはGate Level Simulationの設定方法だ。普通にやるとGate Level Simulationを起動すると、Timing modelの選択小窓が出てくる。こういうの。
o 
EDA Gate Level Simulation 
Timing model: "Slow -6 12 V 85 Model"

ここで選択肢が出ていくつかから選択するのだが、今日のワシのトライでは出てこないのだ。
つまり、Gate Level Simulationができないの・・・ なんで?  

Gate Level Simulationは実デバイスに近くてClockの立ち上がりに対して出力の変化は10ns未満ぐらい遅れて出てくる。実物はそのぐらい遅れる。それを見たい。
論理シミュションは動作確認というかなんというか、趣味の電子工作なので、まあ動くわな・・・かな。
いや、そういう話ではなくて昔の自分のProjectで、上の小窓が出てくるものと出てこないものがある。それはどうしてだ?  ドンづまっている次第である。

昔は動いた・・・・気がするなあ・・・ いや、勘違いなんじゃん、昔も動いていなかったのでは・・・・ 昔っていつだよ、10年前だよ・・・ じゃあ、動いたんじゃん・・・そかねぇ。

まあしかし、こういうツールを使うのもしんどいわ。回路記述の文法がど~たらとは別にツールの使い方を調べるって時間がかかる。知っている人に聞くと即決だけどなあ・・・・
ヒキコ森なので知り合いがいないし。わわわわーーーん・ なむぅ。

posted by toinohni at 14:46| 東京 ☁| Comment(0) | ソフト系雑学 | このブログの読者になる | 更新情報をチェックする
この記事へのコメント
コメントを書く
コチラをクリックしてください